TSMC’s 3nm process is the industry’s most advanced semiconductor technology offering best power, performance, and area (PPA), and is a full-node advance from its 5nm generation. Following N3 technology, TSMC introduced N3E and N3P, enhanced 3nm processes for better power, performance, and density.

In semiconductor manufacturing, the 3 nm process is the next die shrink after the 5 nm MOSFET (metal–oxide–semiconductor field-effect transistor) technology node.

2022年12月29日 · Today, TSMC announced that 3nm technology has successfully entered volume production with good yields, and held a topping ceremony for its Fab 18 Phase 8 facility. TSMC estimates that 3nm technology will create end products with a market value of US$1.5 trillion within five years of volume production.

我们引入了业界领先的3nm FinFlex™ CMOS制造技术，该技术具有创新的设计灵活性和广泛的Vt选项。 利用这一新的DTCO功能，可以将具有针对性能、功率和/或面积目标进行优化的不同功能块的产品设计集成在同一芯片上。

2020年8月24日 · Contrary to Samsung’s 3nm process node which makes use of GAA (Gate-all-around) transistor structures, TSMC will instead be sticking with FinFET transistors and relying on “innovative features”...

台积电计划在 2021年第四季度开始N4风险生产，目标是在2022年实现大批量生产。 相比5nm N5节点， 台积电3nm N3在相同功耗下的性能可提高10-15％，在相同性能下的功耗可降低25-30％；逻辑密度提高70%，SRAM密度提高20%，模拟密度提高10%。

2022年12月9日 · 台湾TSMC（台湾積体電路製造）が、半導体製造関連で世界最大級の国際会議「International Electron Devices Meeting（IEDM） 2022」において、3nm世代のCMOSロジックLSI向け製造技術を発表した。

钛媒体App 12月29日消息， 晶圆代工龙头台积电（TPE:2330/NYSE:TSM）今天在台南科学园区Fab 18厂新建工程基地举行3纳米（nm）量产暨扩厂典礼，正式宣布3nm芯片即日起开始量产。 台积电表示，这是该公司在先进制程缔造的重要里程碑。 台积电董事长刘德音（Mark Liu）在演讲中表示，今天3nm制程良率已经和5nm量产同期良率相当，台积电已经与客户开发新的产品，并开始量产，应用在超级电脑、云计算、数据中心、高速通讯网络以及许多智能设备，包括未来 …

2021年12月25日 · 根据TSMC展示的路线图，从5nm工艺至3nm，晶体管逻辑密度可以提升1.7倍，性能提升11%，同等性能下功耗可以降低25%-30%。 如何在未来实现晶体管的进一步微缩，罗镇球透露了两个方向：

TSMC’s 3nm process is the most advanced semiconductor technology in both power, performance, and area (PPA) and in transistor technology, and a full-node advance from the 5nm generation.