2012年6月7日 · 目前，高速转换器三种最常用的数字输出是互补金属氧化物 半导体 （CMOS）、低压差分 信号 （LVDS）和 电流 模式逻辑（CML）。 AD C中每种数字输出类型都各有优劣，设计人员应根据特定应用仔细考虑。 这些因素取决于ADC的采样速率和分辨率、输出数据速率、系统设计的 电源 要求，以及其他因素。 本文将讨论每种输出类型的 电气 规格，及其适合特定应用的具体特点。 我们将从物理实现、效率以及最适合每种类型的应用这些方面来对比这些不同类型 …

一般而言，当adc的速度和分辨率提高时，制造商会按cmos、lvds、cml的顺序升级，从而尽可能精确、高效地将数据从adc传输到接收器（通常是fpga或asic）。 采样速率低于150-200 MSPS且分辨率低于14位的ADC一般可以使用CMOS输出。

CMOS工艺具有较低的寄生电容、电感以及电阻效应，是Δ-Σ、SAR以及Pipeline架构（基于开关电容型的电路）的ADC的主要实现工艺。 BiCMOS的工艺成本较高，在一些性能要求较高的模拟前端需要使用。

2015年11月30日 · 传统上，在低频范围内需要极佳噪声性能的工业应用有可能只使用基于双极晶体管的高速adc，这些adc提供最低的1/f噪声系统配置。 斩波是一个创新特性，它消除了CMOS转换器的这个内在缺点。

器(Analog-to-Digital Converter, ADC)又是CIS读 出电路的重要组成部分，是CIS性能提高的关键。 近年来对于应用于CIS领域ADC的研究，涉及了大 量不同的ADC拓扑结构，例如流水线型ADC[1]、循 环型ADC[2]、σ-δ型ADC[3]、逐次逼近型ADC[4]、单 斜式ADC(Single-Slope ADC, SS ADC)[5]以及基于

2025年3月13日 · 确定adc转换误差可能很困难，但仍是可实现的。第一步是确定系统中的转换误差大致有多大。然后需要确定一组适当的有界误差限值，包括预期adc操作的非线性良性源。最后，特定测量算法可实现大部分或全部测试。

This project is about the design process of an 8-bit asynchronous successive approximation register (SAR) analog-to-digital converter (ADC) using 45nm CMOS technology. SAR ADCs are attractive circuits for applications that require low power with medium resolution and medium speed like in computing-in-memory cores for AI applications and in ...

CMOS称为互补式金属氧化物半导体（Complementary Metal-Oxide-Semiconductor，缩写作 CMOS），是一种集成电路的设计工艺，可以在硅质晶圆模板上制出 NMOS （n-type MOSFET）和 PMOS （p-type MOSFET）的基本元件，由于NMOS与PMOS在物理特性上为互补性，因此被称为CMOS（Complementary 的 ...

2009年6月1日 · This paper presents a pipelined current mode analog to digital converter (ADC) designed in a 0.5-μm CMOS process. Adopting the global and local bias scheme, the number of interconnect signal lines is reduced numerously, and the ADC exhibits the advantages of scalability and portability.

在众多模数转换器（ADC）架构中，闪存型（Flash）、流水线型（Pipelined）与逐次逼近型（SAR, Successive-Approximation Register）凭借其不同的特性成为了主流的结构。本文将简单介绍Pipelined ADC与SAR ADC两种A…