74LS173 Datasheet (PDF) - Texas Instruments
Part #: 74LS173. Download. File Size: 562Kbytes. Page: 19 Pages. Description: 4-BIT D-TYPE REGISTERS WITH 3-STATE OUTPUTS. Manufacturer: Texas Instruments.
74ls173引脚图及功能_逻辑图_特性 - 华强商城
2018年7月2日 · 74ls173为具有三态输出的4位寄存器。 [1]：测试条件中的“最小”和“最大”用推荐工作条件中的相应值。 [2]： fmax 最大时钟频率。 tPLH输出由低电平到高电平传输延迟时间 tPHL输出由高电平到低电平传输延迟时间 tPZH输出由高阻态到高电平允许时间 tPZL输出由高阻态到低电平允许时间 tPHZ 输出由高电平到高阻态禁止时间 tPLZ 输出由低电平到高阻态禁止时间。 声明：本文观点仅代表作者本人，不代表华强商城的观点和立场。 如有侵权或者其他问题，请联 …
The ’173 and ’LS173A 4-bit registers include D-type flip-flops featuring totem-pole 3-state outputs capable of driving highly capacitive or relatively low-impedance loads.
SN74LS173A data sheet, product information and support | TI.com
TI’s SN74LS173A is a 4-Bit D-type Registers with 3-State Outputs. Find parameters, ordering and quality information.
Multisim14.0仿真应用设计（三十八）74LS173 4位D触发器应用仿 …
本文详细介绍了74ls173这款4位d触发器，包括其特性、引脚定义、逻辑符号、逻辑框图和真值表。 通过Multisim14.0软件进行了仿真操作，展示了仿真原理图及实际运行效果，为嵌入式硬件设计提供参考。
74ls173中文资料汇总（74ls173引脚图及功能_逻辑图及特性）
2018年5月8日 · 74ls173为具有三态输出的4位 寄存器。 [1]：测试条件中的“最小”和“最大”用推荐工作条件中的相应值。 [2]： fmax 最大时钟频率。 tPLH输出由低电平到高电平传输延迟时间 tPHL输出由高电平到低电平传输延迟时间 tPZH输出由高阻态到高电平允许时间 tPZL输出由高阻态到低电平允许时间 tPHZ 输出由高电平到高阻态禁止时间 tPLZ 输出由低电平到高阻态禁止时间。 发表评论即可获得积分！ 详见积分规则. 电子发烧友为您提供的74ls173中文资料汇总（74ls173引脚 …
74LS173 中文资料 - 豆丁网
2011年11月24日 · 54/7417354/74LS173小额定最大最小额定最大单位44555545555源电压VCC7447555254755525V入高电平电压ViH22V40807入低电平电压ViL740808V4-2-1出高电平电流IOH74-52-26mA41612出低电平电流IOL741624mA钟频率fcp025030mA冲宽度TWCP、CR2020nsT、BT1735ns0,D31017ns立时间tsetCR无效态1010T、BT20持时间tHD0 ...
74LS173 4-Bit D-Type Registers IC With 3-State Output | Datasheet
2021年1月1日 · The 74LS173 IC is a high-speed 4-Bit Register featuring 3-state outputs for use in bus-organized systems. The clock is fully edge-triggered allowing either a load from the D inputs or a hold (retain register contents) depending on the state of the Input Enable Lines (IE1, IE2).
The ’173 and ’LS173A 4-bit registers include D-type flip-flops featuring totem-pole 3-state outputs capable of driving highly capacitive or relatively low-impedance loads. The high-impedance third state and increased NC – No internal connection.
74LS173中文资料pdf - 电子发烧友网
2008年3月18日 · 54LS173/74LS173 两种线路结构形式。 其主要电特性的典型值. 173 的输出端（Q）可直接与总线相连。 端（1Q～4Q）为正常逻辑状态，可用来驱动负载或总线。 也不为总线的负载，但触发器的时序操作不受影响。 触发器。 脉冲上升沿作用下，1D～4D 进入相应触发器。 下载资料需要 登录，并消耗一定积分。 声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。 文章观点仅代表作者本人，不代表电子发烧友网立场。 文章及其配图仅供工程师 …