LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect. NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design. PREVIEW: Device has been announced but is not in production.

74LS138 为3 线－8线译码器，共有 54LS138和 74LS138 两种线路结构型式。 54LS138为军用，74LS138为民用。

2018年11月24日 · 1、74LS138 为3 线－8 线译码器，共有 54/74S138和 54/74LS138 两种线路结构型式，其74LS138工作原理如下：当一个选通端（G1）为高电平，另两个选通端（/ (G2A)和/ (G2B)）为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低电平译出。 下图是它的原理结构图以及真值表： 无论从逻辑图还是功能表我们都可以看到74LS138的八个输出管脚，任何时刻要么全为高电平1—芯片处于不工作状态，要么只有一个为低电平0，其余7个 …

2018年7月6日 · The LSTTL/MSI SN54/74LS138 is a high speed 1-of-8 Decoder/Demultiplexer. This device is ideally suited for high speed bipolar memory chip select address decoding. The …

2021年12月2日 · 74LS138为3线－8线译码器，共有 54/74S138和 54/74LS138两种线路结构型式，其工作原理如下： ①当一个选通端（E1）为高电平，另两个选通端（（/E2））和（/E3））为低电平时，可将地址端（A0、A1、A2）的二进制编码在Y0至Y7对应的输出端以低电平译出。 （即输出为Y0至Y7的非）比如：A2A1A0=110时，则Y6输出端输出低电平信号。 ②利用 E1、E2和E3可级联扩展成 24 线译码器；若外接一个反相器还可级联扩展成 32 线译码器。 ③若将选通 …

2023年11月5日 · 1、当一个选通端（E1）为高电平，另两个选通端（ (/E2))和 (/E3)）为 低电平 时，可将地址端（A0、A1、A2）的二进制编码在Y0至Y7对应的输出端以低电平译出。 (即输出为Y0至Y7的非)比如：A2，A1，A0=1，1，0时，则Y6输出端输出低电平信号； 潮退鲸已落. 文章浏览阅读5.8w次，点赞50次，收藏305次。 74LS138芯片介绍_74ls138.

TI 的 SN74LS138 是一款 3 线至 8 线解码器/多路信号分离器。 查找参数、订购和质量信息.

2017年12月4日 · 74LS138 为3 线－8 线译码器，共有 54/74S138和 54/74LS138两种线路结构型式，其工作原理如下： ①当一个选通端（E1）为高电平，另两个选通端（（/E2）） …

本文介绍了74LS138译码器的真值表及其快速计算方法，通过将输入端A、B、C视为3位二进制码，利用8-4-2-1码进行计算。 例如，当输入为111时，对应二进制数值7，此时Y7输出为0。 条件是使能端E1、E2为低电平，E3为高电平。 掌握这种方法，可以简化在实际操作中对译码器输出状态的判断。 摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 > 掌握了74LS138译码器的快速计算的方法，就能够在使用74LS138译码器的时候，不用老是去查阅译码器的 真值 表 …

SN74LS138N是3线至8线解码器/解复用器，肖特基钳位的TTL MSI电路设计用于需要非常短的传播延迟时间的高性能存储器解码或数据路由应用。 在高性能存储系统中，此解码器可用于最小化系统解码的影响。 当与利用快速使能电路的高速存储器一起使用时，这些解码器的延迟时间和存储器的使能时间通常小于存储器的典型访问时间。 这意味着由肖特基钳位系统解码器引入的有效系统延迟可以忽略不计。 SN74LS138N根据三个二进制选择输入和三个使能输入的条件来解码八行之 …